大家下午好。我姓方，是微电子方向的。在复试里，我有时候会琢磨个事儿：咱们讲这门课，到底是要把人训练成只会抄公式的机器，还是能亲手把芯片画出来的人？这种选择题，我当年也是纠结了快半个月。

后来我在研二那年，帮老师搞了一个实验，把 160 个晶体的片上存阵列画完了，那一刻突然明白，没脑子能画出来。

故此，我想跟各位讲讲，为啥我认定微电子比别的专业更“难啃”，也不彻底是出于那些深奥的物理方程。 实际上我留学的时候，刚接触半导体工艺，就被那些密密麻麻的参数给搞懵了。记得有一次，导师拿出一份工艺文档，让我挑出里面写得最糊涂的地方。我翻啊翻，发现最核心的一块逻辑——自对准（Self-Alignment），那确实是把天聊死了。教科书上说，靠掩膜上的光刻借位来对齐，误差要管住在纳米级别。但现实是，用光刻机磨出来的纳米线，误差一般能到几个微米。

那剩下的 99% 误差，靠啥补？靠光刻机的借位精度吗？显然不中。 我就自己琢磨，是不是得把光刻机的光路改造一下？

要么干脆换种材料？我在实验室里试了半天，用硅基光刻机做，光强衰减忒快，曝光不均匀得了得；用铬铜合金，蚀刻出来的线边缘像锯齿一样，彻底没法用；最终尝试用磷化铟（InP），这玩意儿在电子学里是个怪胎，腐蚀忒快，根本拖不平线条。折腾了整整一周，最终只能拉倒直接光刻，改做个辅助方案。

那时候我正在读研，导师问我“你到底在干啥”，我当时就傻眼了：我是不是在做无用功？后来我发现，光刻机别看准，但速度慢，一次性图不了那么多；得换个思路。 便，我给自己画了一张大饼：要是光刻机不够快，那我们就用“自对准 + 光刻”的混合模式，先把大尺寸画出来，再把小尺寸单独处理。

这一招在当时看来简直天方夜谭，但我确实做到了。我把标准差从 3 微米降到了 0.5 微米，效率提升了十倍。

这期间的坑够多，但我发现，只要逻辑理顺，比死记硬背那些公式管用得多。 说到这儿，我特别想提一下“关联技术”的关键性。

那会儿学微电子，总认定芯片是孤立的，画完再说。但不管你如何设计，物理层面都是挨打的。

比如做高速电路，大家总爱提时钟树优化，结局没解决散热难题。我就想，散热能不能跟电路设计捆绑着做？我提议在封装层加热管，结局发现，要是不寻思信号整个性，单纯加热管只会让信号延迟更大。

这中间的物理机制，得算得清清楚楚。我后来跟导师说，咱们不能把自己局限在纯电路设计里，得懂物理，懂材料，懂封装，才能确实设计出好芯片。 我也得承认，学这行的压力确实大。

每次上课，我都感觉像是在做实验。老师讲理论，我恨不得把板书抄下来；老师讲案例，我恨不得当场跑起来验证。

有时候为了赶进度，就连故意不记笔记，直接动手做。记得有一次，导师要我们组在三天内搞定一套从物理到电气的验证方案，我当时脑子嗡的一下，瞬间认定自己差点被物理规则“虐”死。结局，大家通宵达旦，最终方案居然被导师点名表扬了。

那一刻，我反而认定特别有成就感。 我认定，微电子的魅力就在于这种“知其不可为而为之”的拼劲。它不像计算机学好办，也不像机械学枯燥，它需求既懂电路逻辑，又通晓材料物理，还要对测量数据敏感。但益处也是明显的，一旦你入门，后面的路实际上越走越宽。你熟悉了工艺，自然就能理解为啥硅基器件会被碳纳米管取代；你算懂了电路，才会明白为啥芯片设计需求那么多模块协同。 最终，我想说，技术这东西，压根儿不是灵光一现就能解决的。它更多时候是运气和坚持的堆砌。我见过忒多人，天赋一般，却凭着对工艺的痴迷，最终成了行业里的“老手”；也有不少人，天赋异禀，却出于想走捷径，最终在技术路线的博弈中碰得头破血流。 故此，下次你们看到别人在实验室里对着显微镜发呆，要么对着仿真软件发呆的时候，别认定那是浪费工夫。

那正是他们在思索，如何用最物理的方式，去解决最费事的技术难题。咱们微电子，还没走到今天，当初也应当是这样过来的。希望咱们都能遇到那个愿意陪你一起“虐”物理、一起“杀”bug 的出色老师。